Ｖｅｒ７．００サポート情報

「ＭＴＰ．ＥＸＥが見つかりませんでした」と表示される場合の対処　　2005/05/17

Ｖｅｒ7.000.000インストールディスクを使ってインストール後、ＭＣ作成やドリルデータ作成中に「ＭＴＰ．ＥＸＥが見つかりません」と表示される場合は、次の手順で　ＭＴＰ．ＥＸＥ　を追加して下さい。

＜ＭＴＰ．ＥＸＥ　ファイル追加の手順＞

１．ファイル　”mtpexe700.ｌｚｈ”（サイズ約２４．１ＫＢ）　をダウンロードします。
　　ファイルのダウンロード

２．ダウンロードしたｌｚｈファイルを　\magic\bin\ へ解凍します。
　　解凍後のファイル名　”ｍｔｐ．ｅｘｅ”（サイズ約１２０ＫＢ、日時　2005/03/08）
　　※解凍後もエラーが改善されない場合は \magic\template\ にも ”ｍｔｐ．ｅｘｅ” をコピーして下さい。

バージョンアップのご案内
最新の情報を表示するためにブラウザの更新ボタンを押して下さい。

＜＜　Ｖｅｒ７．０００．０２２　では以下の項目が変更、修正されました　＞＞
２００６年 　６月３０日更新


変更機能一覧

◆　信号線メイクアップ
　　１．オートロックで配線中に表示される線長が実際と異なる場合があり修正しました。

◆　部品移動（単）
　　１．ロックオンの部品がアサイン名指定するとキャッチ可能になっていたので、キャッチできないように修正しました。

◆　自動ボイド、手動ボイド
　　１．非対象ネットが未設定なのに非対象データとして塗り込みが選択されているとネット名未設定の塗り込みが非対象となっていたので
　　　　修正しました。。

◆　ＤＲＣ
　　１．ネットリスト桁数の設定に可変長（０を入力）を追加しました。

　　２．信号線設定表でネット毎のルール番号指定を行った場合、ルール番号が設定されていないネットのラインと塗り込みのチェックが
　　　　他ネットに指定されたルール番号のクリアランスでチェックされる場合があり修正しました。

◆　ＨＰ作成
　　１．ミラーオンで出力すると長円の描画が化けてしまう場合があり修正しました。

◆　スペクトラアウト
　　１．レベルのＤＢ変換オフで出力するとネガ層のランドが出力されなかったので修正しました。

　　２．中継ＶＩＡを複数設定している場合、２個目以降のＶＩＡが不正（ランド未設定）でもエラー表示されていなかったので修正しました。

＜＜　Ｖｅｒ７．０００．０２１　では以下の項目が変更、修正されました　＞＞
２００６年 　５月１８日更新

変更機能一覧

◆　信号線メイクアップ
　　１．”確定”ボタンを押してもラッツがパターン化されず、ラッツも消えてしまう場合があり修正しました。

　　２．配線済みの信号線をメイクアップで再度配線し、コンプリートで終了（残り部分をパターン化）するとパターン化した残り部分と
　　　　次パターンとのコーナーに両方が同レベルでもＶＩＡ発生する場合があり修正しました。

◆　部品リスト
　　１．角度項目の書式を右詰めに変更しました。

◆　アサイン表示
　　１．表示オンの状態でＭＡＧＩＣ終了後、”継続”で起動するとアサイン表示ボタンのオンオフスイッチが反対になっていたので修正しました。

◆　ＧＢイン
　　１．円弧の始終点と中心点の座標値がずれている場合の補正を追加しました。

＜＜　Ｖｅｒ７．０００．０２０　では以下の項目が変更、修正されました　＞＞
２００６年 　５月９日更新

変更機能一覧

◆　圧縮
　　１．圧縮後にアサイン表示がオフになっていたので、実行前の設定を保持するようにしました。

◆　ＤＲＣ
　　１．配線チェック項目 [同ネットＰＩＮ／ＶＩＡをチェックする] がオンの場合、物理ネットが ”未配線” のピン、ＶＩＡどうしを
　　　　チェックしない（エラーにしない）ように変更しました。

　　２．反射配置した部品内のシルク文字が反射前レベルのレジストとチェックされていたので、ペア層のレジストとチェックする
　　　　ように修正しました。

◆　信号線（定義ＶＩＡ配線）
　　１．全貫通のホールが未設定（ＩＶＨ）の中継ＶＩＡから配線を行うと、そのＶＩＡのランドやホールが消える場合があり修正しました。

　　２．中継ＶＩＡ発生後にコンプリート（配線確定）すると、ＶＩＡ発生で指定した行き先レベルにパターンが未接続でもランド属性は
　　　 ”結線” になっていたので ”未結” になるように修正しました。

　　　　※この場合、本来は ”未結” の状態なので、定義ＶＩＡの更新処理（定義ＶＩＡ表の[登録]やＭＰＷ合成）が行われると
　　　　　　”結線” から ”未結” に変更されて配線時には存在したランドが消えるなどの症状になっていたので修正しました。　

         注：　修正バージョンでも行き先レベルの ”未結” にランドが未設定でも中継ＶＩＡ発生直後は行き先レベルにランドが
　　　　　　　表示されます。
　　　　　　　しかし、その先の配線をしないでコンプリートした場合、行き先レベルは”未結”なのでランドは消えます。

◆　信号線−複写
　　１．表裏同位置にピンが配置されている場合に、複写後のラッツがずれてしまう場合があり修正しました。

◆　信号線−平行移動
　　１．ラッツが接続されている信号線の複数移動でライン端点の移動元と先が重なると複写できない場合があり修正しました。

◆　部品移動（単）
　　１．部品キャッチ後にリジェクト（キャンセル）すると、再度その部品を移動した際にパターンが付いてこなかったので修正しました。

◆　部品自動作成
　　１．ピンをラインで作成する場合、ライン幅より短い端子長が設定できていたので、ライン長以下の端子長は設定できないように
　　　　修正しました。

◆　シルクカット
　　１．レジストなどシルクカットの対象レベルがシルクレベルよりも後に設定されている場合、反射部品のランドがシルクカットの
　　　　対象になっていなかったので修正しました。

◆　自動ボイド
　　１．非対象ネットを設定すると、非対象に指定していないネットの塗り込みもボイド処理されない場合があり修正しました。

◆　グリッド設定
　　１．入力値によって数値化けする場合があり修正しました。

◆　ネットチェック
　　１．チェック後の結線リスト表示でピン名がずれて表示される場合があり修正しました。

◆　塗り込み編集
　　１．編集作業中のボイドのリペイント表示を改善しました。

◆　ＧＢ作成
　　１．360°円弧補間モードを定義するコマンド ”Ｇ75” をガーバーファイル先頭に追加しました。
　　　　※ "G74"(1/4円モード) をデフォルトとするシステムへ対応する為にコマンドの記述を追加しました。
　　　　　　（円弧データのフォーマットに変更はありません。）

＜＜　Ｖｅｒ７．０００．０１９　では以下の項目が変更、修正されました　＞＞
２００６年 　０３月　０１日更新

変更機能一覧

Ｖｅｒ7.000.019以降で登録したMPWは、Ｖｅｒ7.000.019未満のＶｅｒ7.0では読み込みできません。
同バージョン以上のDK-MAGICで読み込みして下さい。

◆　ＭＰＷ合成
　　１．合成元に図形線の定義ＶＩＡデータが含まれる場合、ワーニングの表示を追加しました。　　　

通常の定義ＶＩＡ（信号線データ）は定義ＶＩＡ番号を参照して合成するので、合成元と先の定義ＶＩＡ表が一致していれば合成後も同じ形状になりますが、図形線化で図形線データになった定義ＶＩＡは、そのＶＩＡのＶＩＡ番号（1024〜）を参照して合成されます。 定義ＶＩＡのＶＩＡ番号（1024〜）は自動で設定されるので、同じＶＩＡ番号でも合成元と先ではランドの設定や割り当てた定義ＶＩＡ番号は異なり、その結果、合成後のＶＩＡが変わってしまう可能性があります。 ワーニングが表示された場合は処理を中断して合成元の定義ＶＩＡを信号線化するか、もしくは合成後の形状を充分確認して下さい。

◆　ショートカット
　　１．部品や文字などデータを移動中にショートカットで全体図や再表示を選択すると、移動中の処理が
　　　　キャンセルされていたので配置、移動の機能と表示系機能を連動するように対応しました。

◆　ネットチェック、論理ネット表示
　　１．アサイン−ピンでの指定を可能にしました。
　　　　※但し[Ｐア]ボタンによるPANアサイン指定は使用できません。

　　２．信号線面取りしているパターンのチェックが正常にできない場合があり修正しました。

◆　ＤＲＣ
　　１．１個の部品内で重複したピン名を持つ部品が配置されていて、”ネット比較”　がオフの状態で
　　　　ＤＲＣ実行すると、チェック後のネットファイル（逆ネット）の記述が化ける場合があり修正しました。

    ２．ＤＲＣ実行前に ”未配線ピンをエラーにしない” 項目の確認を行うダイアログ表示を追加しました。
　　　このダイアログは[ＰＣＢ情報]の”ＤＲＣ実行前に確認表示する”をオンにした場合に表示されます。
　　　また、ＤＲＣ実行中のプログレスダイアログにも同項目の設定表示を追加しました。

[ＰＣＢ情報]に以下の項目が追加されます。 新規作成時、またはＶｅｒ7.000.018未満で登録したMPWはデフォルトがオンになります。

◆　自動ボイド、手動ボイド
　　１．非対象データの設定項目に ”ホール” を追加しました。

対象レベルにランドがある場合、”ホール” よりも ”ピン”、 ”ＶＩＡ” の設定が優先します。 つまり、”ホール” がオンでも ”ピン”、 ”ＶＩＡ” がオフであればその箇所はボイド処理の対象になります。

　　２．ホールのクリアランスがゼロだと形状化けする場合があり修正しました。

 　 ３．アウトライン端点の接続精度を調整しました。

◆　塗り込み編集
　　１．メニューに塗り込みＤＲＣのオンオフスイッチを追加しました。

このスイッチは[ＰＣＢ情報]内の機能と同じです。 ここで変更した内容は[ＰＣＢ情報]にも反映されます。

　　２．塗り込みＤＲＣエラー（クロスエラー、微小ライン）が検出された場合、その箇所を拡大表示するようにしました。
　　　　塗り込みＤＲＣがオンになっている場合のみ有効です。エラーが複数ある場合は１箇所のみ表示されます。

　　３．編集作業中のリペイント表示を改善しました。

◆　編集　図形線
　　１．円弧の半径最小入力値が０．１ミリになっていたので、
　　　　０．０５ミリ（ＭＡＧＩＣ仕様での最小半径値）に対応しました。

◆　図形線−Ｃ編集（Ｒ付け）
　　１．円弧ラインを含むコーナーへＲ付けできない場合があり修正しました。

◆　シルクカット
　　１．対ランドのカットでクリアランスによって正常にカットできない場合があり修正しました。

◆　信号線　複写
　　１．多角形指定だとキャッチした信号線が複写されない場合があり修正しました。

◆　部品移動
　　１．長穴等、同じピン名のＶＩＡを重複配置したピンに接続している信号線が部品移動すると
　　　　ピンから外れてしまう場合があり修正しました。

◆　部品配置、部品イン
　　１．定義ＶＩＡで作成したＳＭＤピンの定義ＶＩＡ番号に定義ＶＩＡ表が未設定だと、
　　　　通常ＶＩＡでピンが配置される場合があり修正しました。

◆　アサインチェック
　　１．[選択レベル種別設定]ダイアログに従来の ”ＯＫ”（確定） の他に ”キャンセル” ボタンを追加しました。

◆　アサイン編集
　　１．編集後のアサイン文字数が９文字以上になる場合があり、
　　　　仮文字追加以外は８文字までの入力となるように修正しました。
　　　　※アサイン名末尾への仮文字"＃"追加は９文字まで可能です。

＜＜　Ｖｅｒ７．０００．０１６　では以下の項目が変更、修正されました　＞＞
２００５年 　１２月　０６日更新

変更機能一覧

◆　読み込みＰＣＢ、ＨＤ（”定義ＶＩＡ化”）
　　１．ダミーＶＩＡなどピンの定義ＶＩＡ番号が未設定の場合は、”定義ＶＩＡ化”オンでもワーニングを表示しないで
　　　　通常ＶＩＡのまま配置するように変更しました。
　　　　定義ＶＩＡ番号が設定されており、その番号の定義ＶＩＡ表にランドが未設定の場合はワーニング表示されます。
　　　　「指定された定義ＶＩＡ表にランドの設定が無いので定義ＶＩＡ化できませんでした。」

＜＜　Ｖｅｒ７．０００．０１５　では以下の項目が変更、修正されました　＞＞
２００５年 　１１月　３０日更新

変更機能一覧

◆　ショートカットメニュー
　　１．任意の機能ボタンを組み合わせて作業画面に表示する [ショートカット] を追加しました。
　　　　仕様の詳細は こちら（ＰＤＦ） をご参照下さい。

◆　信号線
　　１．図形線ＶＩＡと同位置にＩＶＨを配置できない場合があり修正しました。

　　２．同ネットのピン、ＶＩＡ直下（他層で非接続）へのＣ移動、Ｃ追加ができない場合があり修正しました。

◆　ＤＲＣ
　　１．ＤＲＣ終了後、中間ファイル（ＢＡＫ）が残っていたので削除するようにしました。

　　２．配線チェック項目　[未配線ピンをエラーにしない]　はデフォルトがオフになるように変更しました。
　　　　オンにしてダイアログを [閉じる] で閉じても設定は保持されませんので、必要な場合にその都度オンにして
　　　　ＤＲＣを実行してください。

◆　ピン名ＴＸ
　　１．作業中にアプリエラーが発生する場合があり修正しました。

◆　読み込みＰＣＢ、ＨＤ（”定義ＶＩＡ化”）
　　１．”定義ＶＩＡ化”オンの配置でピンの定義ＶＩＡ番号が未設定の場合、または定義ＶＩＡ番号が設定されており
　　　その番号の定義ＶＩＡ表にランドが未設定の場合は該当するピン毎にワーニング表示を追加しました。
　　　　「指定された定義ＶＩＡ表にランドの設定が無いので定義ＶＩＡ化できませんでした。」

◆　圧縮
　　１．圧縮終了後、ＭＰＷ上書きの確認を追加しました。

◆　ＳＩＭアウト
　　１．ＩＶＨの対応に伴い、一部仕様を変更しました。
　　　　・出力するＶＩＡには全層にランド設定されている必要がありましたが、ランド未設定の層が存在していても
　　　　　エラーとしないで、そのまま出力するように変更しました。

　　　　・中継ＶＩＡに使用するＶＩＡ番号（通常ＶＩＡ、定義ＶＩＡ）のＤＢ変換番号の設定を不要にしました。
　　　　　ピン、中継ＶＩＡともに元のＶＩＡ番号が PADSTACK名 として出力されます。
　　　　　例えば　通常ＶＩＡ　１０番は　”ＶＩＡ１０”　　１０２４番（定義ＶＩＡ）は　”ＶＩＡ１０２４”　となります。

　　　　・ルール表の設定（配線幅、配線格子、ＶＩＡ格子、配線方向、クリアランス）を不要にしました。
　　　　　これらの情報はＤＳＮへ出力されません。

＜＜　Ｖｅｒ７．０００．０１３では以下の項目が変更、修正されました　＞＞
２００５年 　１０月　２５日更新

変更機能一覧

◆　ＤＲＣ
　　１．”定義ＶＩＡ化”がオンの場合に、ＶＩＡ表で指定しているＤＢ変換番号（変換後の定義ＶＩＡ番号）のチェックを追加しました。
　　　　変換後の定義ＶＩＡ番号にランドが未設定の場合はＤＲＣ実行中にエラー表示されます。
　　　　※定義ＶＩＡ番号にランドが未設定の場合、正常に定義ＶＩＡ化できません。 

◆　ネットチェック
　　１．シルク層やレジスト層のラインもチェック対象になっていたので、レベル用途が配線層のレベルのみ対象にしました。

　　２．反射配置した部品のピンと他レベルのパターンが接続扱いになる場合があり修正しました。

◆　信号線　連続線、メイクアップ
　　１．ＢＧＡ直下に異なるネットのＩＶＨを配置できない場合があり修正しました。

　　２．ＩＶＨ発生時にリアルタイムＤＲＣがエラーを誤表示する場合があり修正しました。

◆　部品ＰＩＮ、自動ＰＩＮ
　　１．”定義ＶＩＡ化”でのピン配置で指定した定義ＶＩＡ番号のランド設定が無い場合は配置後のピンが表示できないので、
　　　　ワーニングを表示して通常ＶＩＡで配置するように変更しました。
　　　　※配置されるピンはどちらのＶＩＡでもチャイルドに登録されるＶＩＡ番号と定義ＶＩＡ番号は同じです。 

◆　ダイレクト編集
　　１．[交換]　で空きピンを指定すると不正なネットデータが発生してＭＰＷ合成ができない場合があり修正しました。

◆　文字移動（ＢＯＸ）
　　１．文字選択時にアプリエラーが発生する場合があり修正しました。

◆　アサインＴＸ
　　１．前回設定した文字高の設定が正しく保持されない場合があり修正しました。

◆　文字データ
　　１．ＧＢ作成などで一部の文字データが出力されない場合があり修正しました。
　

＜＜　Ｖｅｒ７．０００．０１１では以下の項目が変更、修正されました　＞＞
２００５年 　９月　２７日更新

変更機能一覧

◆　ＤＲＣ
　　１．定義ＶＩＡのピンが信号線化される過程で、ランドの構成や属性が変わってもＶＩＡ番号が更新されていなかったので修正しました。

　　２．塗り込みにクロスエラーの箇所がある状態で繰り返しＤＲＣを実行するとアプリエラーとなる場合があり修正しました。

　　３．塗り込みのクロスエラーに関するエラーログファイルを他のＤＲＣエラー（ＤＲＣファイル）とは分けて専用のログファイルに
　　　　記載するように変更しました。　ログファイル名は　PlaneDrcerr.log　です。
　　　　このファイルは塗り込みのクロスエラーが検出された場合のみ、ＤＲＣを実行したＭＰＷと同じフォルダに作成されます。
　　　　ＤＲＣで塗り込みのクロスエラーが検出された場合、次のメッセージが表示されます。
　　　　「クロスエラーの塗り込みが検出されました。[PlaneDrcerr.log]ファイルで確認し、問題の塗り込みを修正して下さい。」
　　　　このログファイルはアスキーファイルなのでWindowsのメモ帳やワードパッドなどのテキストエディタで閲覧が可能です。

◆　ＣＨＩ出力
　　１．出力先フォルダとして現在は存在しないフォルダが保持されている場合、他の既存フォルダへ変更できなかったので修正しました。

◆　ネットリスト編集
　　１．ネット名に英小文字が含まれると編集できない場合があり修正しました。

＜＜　Ｖｅｒ７．０００．００９では以下の項目が変更、修正されました　＞＞
２００５年 　８月　３０日更新

変更機能一覧

◆　ＭＰＷ合成
　　１．オペレーションバックすると、それ以降の各機能（ＭＰＷの登録など）で選択されるファイル読み込み、書き込み用の
　　　　デフォルトフォルダが現在読み込んでいるＭＰＷと同じフォルダではなく、 Windows のデフォルトフォルダ
　　　　 ”\Documents and Settings￥〜\Local Settings\Temp\”　になる場合があったので修正しました。

＜＜　Ｖｅｒ７．０００．００８では以下の項目が変更、修正されました　＞＞
２００５年 　８月　２４日更新

変更機能一覧

◆　塗り込みＤＲＣ
　 １．角アパチャーを使った塗り込みの場合、塗り込みＤＲＣをオンにすると関連する塗り込み機能（作成、移動、編集、塗り込み化）が
　　　　正常に動作しない場合があり修正しました。

◆　ＤＲＣ
　　１．角アパチャーを使った塗り込みも円アパチャーのイメージでチェックしていたので、角アパチャーとしてチェックするようにしました。

　　２．塗り込みのボイドが外周から飛び出しているケースなどのクロスチェックを追加しました。
　　　　それにともないＤＲＣチェック項目に ”塗り込みエラー時処理を中断する”　を追加しました。
　　　　
            ・チェック　ON　　---　塗り込みのクロスチェックエラーが検出された場合にＤＲＣチェックを中断して終了します。
　　　　・チェック　ＯＦＦ　---　塗り込みのクロスチェックエラーが検出されても引き続きＤＲＣチェックを続行します。

　　　　ＯＮ／ＯＦＦ　どちらでも塗り込みのクロスチェックエラーは実行されます。
　　　　通常は チェック　ＯＮ に設定し、もし塗り込みのエラーが検出されたらその塗り込みを修正してから再度ＤＲＣを実行して下さい。


         ＤＲＣにおいて塗り込みのクロスエラーに関するワーニングが表示された場合は以下を参照して下さい。

　　　
◆　部品移動（矩形）
　　１．非表示レベルの部品ピンに接続しているラッツがピンから離れて移動していたので修正しました。

◆　ネットリスト更新
　　１．ネット名にアンパーサンド　"&"　を含むネット情報が読み飛ばされていたので修正しました。

◆　プリント
　　１．”塗り込みをＰＤＦ仕様で出力する”　をオンにすると、モノクロ印刷での塗り込み描画がベタ状になり他の描画が塗り潰されて
　　　　いたので元の色調に修正しました。

◆　ＭＰＷ合成
　　１．Ｖｅｒ7.000.003　で追加した部品ピン数チェックにより、旧バージョンで作成したＭＰＷを合成すると余計なエラーが表示される
　　　　場合があり修正しました。

◆　スペクトライン
　　１．ワイヤーファイル内の塗り込み形状によりアプリエラーとなる場合があり修正しました。

　　２．定義ＶＩＡとして読み込んだ中継ＶＩＡのランド属性が正しくない場合があり修正しました。

＜＜　Ｖｅｒ７．０００．００３では以下の項目が変更、修正されました　＞＞
２００５年 　７月　２５日更新

変更機能一覧

◆　定義ＶＩＡ表
　　１．定義ＶＩＡ表の設定を変更しても、配置済みの定義ＶＩＡ（中継ＶＩＡ）に対して反映されなかったので修正しました。
　　　　※本バージョンでｍｐｗを読み込み後、定義ＶＩＡ表を開いて[登録]ボタンを押すと配置済みの定義ＶＩＡが最新の定義ＶＩＡ表設定に
　　　　　合わせて更新されます。

     ２．Ver７．０ よりＢＧＡに対応する為に、定義ＶＩＡに”ホール無し”という設定を追加してなおかつピンと中継ＶＩＡのランドやホールの
　　　　発生ロジックを同じにしましたが、その結果、従来の設定方法ではＩＶＨ仕様の中継ＶＩＡを配置する際に適切なホールが
　　　　選択されず全て全貫通になってしまう状況となっていました。
　　　　Ver7.000.003 ではそれに対応する為に仕様を一部を変更しました。
　　　　※ＩＶＨ仕様(同じ定義ＶＩＡ番号内で複数のホールを設定)で作業をしていた Ｖｅｒ7.000.000 のＭＰＷは、
            　本バージョンで読み込むと中継ＶＩＡの構成が変更される場合があります。
　　　　　　（定義ＶＩＡ表を開いて、[登録]ボタンを押すと配置済みの定義ＶＩＡが更新され、今まで全貫通だった中継ＶＩＡが異なる貫通ホール
　　　　　　に変更される場合があります。）

　　　　＜下図のようなＩＶＨ仕様（６層）の設定の場合＞

　　　Ｌ１からＬ２へ導通した場合、中継ＶＩＡはそれぞれ次のようなランドとホールが発生します。
　　　※Ｖｅｒ7.000.000で左のような状態となっていても、Ｖｅｒ7.000.003で読み込み定義ＶＩＡ表を更新すると
　　　　　右のような状態に更新されます。（ピンは変更ありません。）

　　３．定義ＶＩＡ表の更新処理（[登録]ボタンを押して定義ＶＩＡ表を閉じる）を高速化しました。

◆　信号線メイクアップ
　　１．”ＲＥＳ”（コンプリートによる配線終了時の残りラッツ処理方法）をオンにした状態で、[確定]ボタンを押して配線終了すると
　　　　フリーズする場合があり修正しました。

◆　ダイレクト接続、内層接続
　　１．定義ＶＩＡでホールが複数設定されている場合に、[ダイレクト接続]や[内層接続]によりホールが変更されても、
　　　　それまで非貫通だったネガ層にはクリアが発生していなかったので、指定したＶＩＡレイヤー以外にも
　　　　貫通しているネガ層にはクリアを発生するように変更しました。

◆　アサイン編集
　　１．カウントアップ後にリジェクトするとアサイン名の＃が消えてアサイン重複してしまう場合があり修正しました。

     ２．ログファイル名選択ボタンを押すとアプリエラーとなる場合があり修正しました。

◆　ＤＸＦ出力
　　１．反射配置した部品内の円弧データが反転して出力されてしまう場合があり修正しました。

◆　ＰＣＢ表示
　　１．ポップアップ表示の時間設定が[ＰＣＢ情報]ダイアログを閉じると元の数値に戻ってしまう場合があり修正しました。

◆　部品自動作成（ＣＨＩＰ）
　　１．レジストを塗り込みで作成した場合、塗り込みライン番号が常に１番になっていたので修正しました。

  　２．ピンを塗り込みで作成した場合、１番ピン側の塗り込みが正常に登録されていなかったので修正しました。
　　　　※修正前のバージョンで作成した部品でもＤＲＣやＣＡＭ出力には影響ありませんが、塗り込み編集機能、ＤＸＦ出力、
　　　　　　ＤＳＮ出力、ＤＢＬアウトなどでピン形状が正常に変換できない場合があります。

◆　チャイルド登録
　　１．登録する文字データの文字数が半角14文字の場合、14文字目が無くなっていたので修正しました。

◆　ピン作成機能（部品ＰＩＮ、自動ＰＩＮ、SMDPIN）
　　１．[スタート]、[ステップ]、[個数]の入力が500までしか出来なかったので各32000まで可能に修正しました。

◆　文字配置
　 １．[ＰＡＮアサイン]ボタンを使用後に文字配置すると[ＰＡＮアサイン]で選択した部品の座標へ配置されていたので修正しました。

◆　ＤＲＣ
　　１．定義ＶＩＡと通常ＶＩＡが混在する部品を反射配置すると、ピンのランド設定が正常に認識できず断線扱いになってしまう場合があり
　　　　修正しました。

　　２．シルクレジストのＤＲＣで同レイヤのシルクを複数レベルに分けている場合、一部のレベルをＤＲＣオフにしても同レイヤは全て
　　　　ＤＲＣ対象になっていたので、レベル毎にオン、オフ設定を可能にしました。

　　３．線長リストの作成処理を高速化しました。

　　４．ＸＹサイズが異なる基準サイズ番号のフラッシュを使用したピンのクリアランスチェックが正しくない場合があり修正しました。

 　 ５．角ランドと付近の円弧ライン（塗り込み含む）とのクリアランスチェックが正しくない場合があり修正しました。

　　６．定義ＶＩＡモード以外のＭＰＷでは配線チェック項目[定義ＶＩＡ]をオフ固定に変更しました。

　　７．ＶＩＡ番号にホール番号が未設定のピンやＶＩＡに対して「〜のフラッシュにホールが設定されていません」 とエラー表示されますが
　　　　配線チェック項目 [PIN/VIAのホール有無をチェックしない]  を追加してチェックのオンオフを選択できるようにしました。
　　　　※この項目がチェックオンの場合、貫通用のピンやＶＩＡにホールが設定されていなくてもエラー表示されませんので
　　　　　通常はチェックオフ（今までと同じ設定）にする事をお勧めします。

　　８．ＤＲＣ実行中にエラー最大数を超えた場合、それを通知するダイアログ表示を追加しました。
　　　　エラー最大数を越えた場合、それ以降のチェックは行えませんのでそれまでに表示されたエラーを解決するか、もしくは
　　　　エラー最大数を増やしてから再度ＤＲＣを実行して下さい。

　　９．配線チェック項目[同ネットPIN/VIAをチェックする] で、SMDピンのラインや塗り込みもチェック対象になりました。

　　１０．ハッチングチェック有りの場合、アサイン名が無い部品の塗り込み（ピン）に対して余分なハッチングエラーを表示する場合があり
　　　　　修正しました。

  　１１．ピンの塗り込み、ラインとホールのチェックでルール表の[塗り込み―ホール]、[ライン―ホール]を参照していたので
　　　　　[ピン―ホール]を参照するように変更しました。　2005.08.01追記

◆　アサインチェック
　　１．マーカーラインを出力するレベル選択でレベル表の用途が[ＤＫ論理層]、[図形層]、[ワーク層]のレベルのみ選択できるように
　　　　変更しました。

◆　ネットリスト編集
　　１．英小文字を含むネット名だと編集できなかったので修正しました。

◆　一部図形線化
　　１．ポップアップ、Windowsメニューから機能選択すると、メニューが正常に表示されていなかったので修正しました。

◆　ＭＰＷ比較
　　１．定義ＶＩＡの比較結果でサーマルとクリアの表記が逆になっていたので修正しました。

◆　図形線　Ｃ削除
　　１．Ｃ削除メニューを選択した場合にデフォルトで”単”メニューが選択されるように変更しました。

◆　ＭＰＷ合成
　　１．合成先と合成元のシンボル名は同じでピン数が異なる部品が配置されていた場合、合成後のＭＰＷに不具合が発生するので
　　　　ＭＰＷ合成にチェックを追加して、そのような部品が存在していた場合はワーニングを表示して処理中止するように変更しました。

◆　プリント
　　１．”塗り込みをＰＤＦ仕様で出力する”　をオンにすると、プレビューや印刷時に異常終了する場合があり修正しました。

＜＜　Ｖｅｒ７．０００．０００では以下の項目が追加されました　＞＞
２００５年 　４月　２２日更新

追加機能一覧

◆　定義ＶＩＡ表
　　１．ホール設定に”ホール無し”を追加しました。
　　　　同じ定義ＶＩＡ番号で貫通、非貫通（表面のランドのみでホール無し）の両方に対応できます。
　　　　これによりＢＧＡピンも定義ＶＩＡを使って、ＶＩＡ番号を変える事無く配線が行えます。

  ― 定義ＶＩＡでピンを作成するには ―
チャイルド自動作成機能でピンに指定できるＶＩＡは通常ＶＩＡのみですが、次の方法で定義ＶＩＡのピンを作成する事ができます。
�@ チャイルド自動作成で通常どおり部品形状を設定、作業画面に展開します。
　　この時は通常ＶＩＡをピンのＶＩＡ番号として指定します。
�A [信号−編集−更新−定義ＶＩＡ−図形ＶＩＡ]機能で配置しているピン（通常ＶＩＡ）に対して定義ＶＩＡ番号を割り当てます。
　　※ＶＩＡの画面表示は変わりませんが、各ピンに定義ＶＩＡ番号が追加されます。
 �B チャイルド登録します。
　　登録後の部品ピンには�@チャイルド自動作成で設定した通常ＶＩＡ番号と2変更機能で追加した定義ＶＩＡ番号の両方が登録されます。
　　部品配置するＭＰＷが通常ＶＩＡモードの場合は1の通常ＶＩＡ、定義ＶＩＡモードの場合は�Aの定義ＶＩＡでピンが配置されます。
　
　　※ピンが定義ＶＩＡの場合、その部品は反射配置できませんので、同形状のシンボルでも配置面毎に部品作成して下さい。
　　　　（反射配置してもランドはペア層に対応しません）

◆　ウィンドウマップ
　　１．画面履歴[←][→]の保持を８画面に拡張しました。

　


◆　ＰＡＮアサイン　[Ｐア] ボタン
　　１．任意の部品を作業画面に表示する際に多用する　ＰＡＮ＋アサイン名指定　の操作を一度に行える [Ｐア] ボタン
　　　　（ＰＡＮアサイン）を作業画面右下へ追加しました。
　　　　

◆　部品配置リスト　[Ｃ]ボタン
　　１．配置部品のロック、解除の指示がドラッキングやＣｔｒｌキーによって複数一括で行えるようになりました。

　

◆　ＰＣＢ情報　[信号線の図形線への接続を許可する]
　　１．[信号線の図形線への接続を許可する]のスイッチを追加しました。
　　　　従来、[信号線−配線−メイクアップ、連続線、コーナー移動]を使って図形線のパターン端点へ接続する事はいっさい
　　　　許可されませんでしたが、図形線化したパターンが混在する場合などはこのスイッチをオンにする事により接続が
　　　　可能になります。

　　２．ポップアップ表示のタイミング設定を　0.1〜5.0秒　に変更しました。（従来は0.1〜0.5秒）

　

◆　情報（ＶＩＡ、ライン、文字、塗り込み、部品、ラッツ）
　　１．各データの情報をｃｓｖファイルとして出力できるようになりました。
　　　
　　出力後のファイルをエクセルで開くとこのようになります。（例：VIA情報）
　　

◆　図形線パターン表示切替
　　１．作業画面下のメニューに図形線データの表示方法（ノーマル、ベタ）を切り替えるスイッチ[図ノーマル]（[図ベタ]）を
　　　　追加しました。一部図形線化により信号線と図形線のデータが混在する場合でも一目で識別できます。
　　　　

◆　信号線−配線
　　１．配線中に誤接続時などに表示されるワーニング表示の位置を中央から左上に変更し確認ボタンを押す操作を
　　　　省略しました。リアルタイムＤＲＣと同様の表示方法となります。
　　　
　　２．[削除]
　　　　多角形指定を追加しました。

　　３．[ラッツ表示]
　　　　部品指定を追加しました。指定した部品からのラッツのみ白色表示できます。
      

◆　信号線−編集−複写
　　１．複写モードに”図形線”を追加しました。
　　　　”図形線”で複写した信号線パターンは図形線データに変換されます。
　　　　通常の信号線複写ではエラーになって処理できない場合などに利用します。
    

◆　信号線−編集−　一部図形線化
　　１．信号線データをネット単位で図形線データに変換する機能を追加しました。
　　　　回路変更の内容により部分的に図形線化した方が効率が良い場合などに利用します。

◆　部品−移動（矩形）
　　１．非表示レベルのパターンはキャッチエリア内でも移動しないように仕様変更しました。
　　　　※移動する部品ピンに接続しているパターンについてはドラッキング移動します。

◆　図形線−コーナー削除
　　１．従来のシングルの他にチェイン削除を追加しました。

◆　文字データ
　　１．文字データの文字長さ上限を全角３０文字に拡張しました。
　　　　※部品名やアサイン名の上限に変更はありません。

◆　文字−移動（単、ＢＯＸ）
　　１．移動と同時にアクティブレベルへ層移動も可能なスイッチを追加しました。
    

◆　塗り込み編集
　　１．[メイクアップ]を追加しました。コーナー追加を連続して行えます。
   

◆　編集−変更−部品
　　１．部品のアサイン名を変更する際、他のアサイン名変更機能と同様に変更結果をログファイルへ出力するようにしました。
   

◆　チャイルド−部品自動作成
　　１．マスク長の指定を追加しました。
　　　　端子と同じ長さに指定する事ができます。

　　２．設定した各値をパラメータファイルとして登録、読み込みできるようにしました。

　
◆　ＤＲＣ
　　１．ＤＲＣメニューの配線チェック項目に[重複ピンをネットに出力しない]を追加しました。
　　　　同部品内に複数の同名ピンが存在する場合、従来はそれらを全てネットファイルへ出力していましたが
　　　　このスイッチをオンにすると重複しているピン名は１ピン分のみネットファイルへ出力されます。

　　２．ＤＲＣメニューの配線チェック項目に[同ネットＰＩＮ／ＶＩＡをチェックする]を追加しました。
　　　　従来、同ネットどうしのデータに関するクリアランスチェックは行っていませんでしたが、このスイッチをオンにすると
　　　　異ネットの場合と同様に同ネットのピンやＶＩＡのクリアランスをチェックします。
　　　　ピンとその付近の同ネットＶＩＡとのチェックや、同ネットのＶＩＡどうしが接触している場合などのチェックに有効です。
　　　    

◆　文字検査−アサインチェック
　　１．シルクのアサイン文字と部品を結ぶマーカー（黄色線）を通常の図形線で任意のレベルに出力できるように変更しました。
　　　　従来は画面表示のみでしたが、図形線で出力する事により機能終了後もマーカーが保持されプリンタ出力なども可能です。

　　　

◆　合成
　　１．合成時に合成元の全アサイン名の頭文字を一括変更する[アサイン文字追加]スイッチを追加しました。
　　　　従来は合成先のアサイン名と重複する場合のみアサイン名の末尾に＃数字を追加していましたが、このスイッチでは
　　　　重複に関わり無くＭＰＷ単位で共通のアサイン名頭文字にする事ができます。
　　　　アサイン名の頭文字をＭＰＷ単位で共通にする事により、面付け後の部品管理が容易になります。 

 　          例：頭文字に　A#　を追加
 　              　 合成前　　　　　　　　　　　　合成後
                     IC1、IC30、C1、R1　→　A#IC1、A#IC30、A#C1、A#R1
             　※合成元のＭＰＷにある部品のアサイン名は変更されません。

◆　ＤＸＦイン／アウト
　　１．入出力時の基準原点をシステム原点からＡ原点に変更しました。

◆　ＤＢＬアウト
　　１．ラインテーパーの出力に対応しました。
　　　　ＡＣテーパーと同様にテーパー部分は通常のラインデータとして出力します。